本文旨在探讨一种基于可编程逻辑器件EPM7128与数字信号处理器TMS320C32为核心控制单元的3相双绕组感应发电机系统设计方案及其配套软件开发流程。该系统设计融合了硬件逻辑控制与高速数字信号处理能力，旨在实现对双绕组感应发电机的高效、稳定与智能化控制。

一、系统总体架构设计

系统的核心硬件架构由两大模块构成：以ALTERA公司的EPM7128 CPLD构成的逻辑控制与接口模块，以及以TI公司的TMS320C32 DSP构成的核心算法处理模块。EPM7128负责完成系统的外围逻辑控制，包括PWM信号生成、开关状态监测、保护信号锁存以及与其他外设（如ADC、编码器）的接口管理。其高度集成的可编程特性，使得系统逻辑设计灵活，易于修改和扩展。TMS320C32作为主控制器，凭借其强大的浮点运算能力和高速处理性能，负责执行核心控制算法，如磁场定向控制（FOC）、最大功率点跟踪（MPPT）、双绕组解耦控制及系统状态监控等。两芯片通过高速数据总线与中断机制进行协同工作，构成了一个高效、可靠的控制系统硬件平台。

3相双绕组感应发电机本身具有两套独立的定子绕组，能够实现功率分流或提供不同电压等级的输出，提高了系统的灵活性和可靠性。系统设计需包含电压、电流采样电路，IGBT或MOSFET驱动电路，转速/位置检测接口以及必要的人机交互与通信接口。

二、硬件电路关键设计

1. 功率与驱动电路：设计针对双绕组结构的独立逆变器或复合变流拓扑，确保两套绕组能够被独立或协调控制。驱动电路需保证足够的隔离与驱动能力。
2. 信号采样与调理：采用高精度霍尔传感器或分流电阻对发电机输出的三相电压、电流进行实时采样，信号经调理后送入ADC。EPM7128可负责ADC的触发与控制逻辑。
3. 核心芯片互联：TMS320C32通过外部存储器接口（EMIF）或主机接口（HPI）与EPM7128进行数据交换。EPM7128可将处理好的开关状态、故障标志等状态信息映射为DSP可访问的存储器或寄存器，同时响应DSP发出的控制命令。

三、软件开发流程与核心算法实现

软件开发采用分层、模块化的设计思想，主要分为DSP侧核心算法软件和CPLD侧逻辑控制软件两部分。

1. TMS320C32 DSP软件开发：

• 开发环境：使用TI的CCS（Code Composer Studio）或类似工具，采用C语言与汇编语言混合编程。

• 系统初始化：配置DSP的系统时钟、中断向量表、EMIF接口参数以及外设（如定时器、串口）。

- 核心控制算法：实现基于转子磁场定向的矢量控制算法。软件流程包括：
a) 数据采集：通过中断触发读取ADC转换后的电压电流数据。
b) 坐标变换：完成Clarke和Park变换，将三相静止坐标系下的量转换到同步旋转d-q坐标系。
c) 双绕组解耦控制：设计独立的电流调节器（通常为PI控制器）分别控制两套绕组的d轴（励磁）和q轴（转矩）电流，实现解耦控制和功率分配。
d) 反Park变换与SVPWM生成：将控制输出的d-q电压反变换回两相静止坐标系，并生成空间矢量脉宽调制（SVPWM）的占空比指令，通过特定接口发送给EPM7128。

• 辅助功能模块：集成MPPT算法（适用于风力或水力等原动机）、软启动逻辑、故障诊断与保护程序（如过压、过流、缺相保护）。

1. EPM7128 CPLD逻辑开发：

• 开发环境：使用ALTERA的MAX+PLUS II或Quartus II，采用VHDL或Verilog硬件描述语言。

- 逻辑功能实现：
a) PWM信号发生器：接收DSP发来的SVPWM占空比指令，生成具有死区时间的互补PWM波，直接驱动功率开关器件。
b) 接口管理逻辑：模拟ADC的读写时序，管理编码器脉冲计数，处理按键和显示信号。
c) 保护锁存逻辑：实时监测硬件故障信号（如过流、过热），一旦触发立即锁存并关闭所有PWM输出，同时向DSP发送高级别中断。
d) 通信接口逻辑：实现与DSP之间的双向数据缓冲与协议解析。

四、系统集成与调试

软硬件开发完成后，需进行联合调试。首先利用仿真器对DSP和CPLD的程序进行单独调试与功能验证。然后进行硬件在环（HIL）测试，逐步验证信号采样、PWM生成、保护电路等功能的正确性。连接3相双绕组感应发电机进行空载和带载实验，整定控制参数，优化系统动态响应和稳态性能。

结论：基于EPM7128和TMS320C32的协同设计方案，充分发挥了CPLD灵活高效的硬件逻辑处理能力和DSP强大的复杂算法运算能力，为3相双绕组感应发电机提供了一个高性能、高可靠性的数字控制平台。模块化的软件开发方法提高了代码的可维护性和可移植性，使得该系统能够适应不同功率等级和运行工况的要求，在新能源发电、船舶电力推进等领域具有广泛的应用前景。